半導体、ハンコ製法で逆襲 キオクシア・キヤノン実用へ
2021/10/18 先端半導体の回路を描くために不可欠な「露光技術」で日本企業に逆転の目が出てきた。キオクシア、キヤノン、大日本印刷はハンコを押すように回路を形成する「ナノインプリント」を2025年にも実用化する。一部の工程が不要になり、設備投資を数百億円、対象工程の製造コストを最大4割減らせる見込み。露光分野でシェアを奪われてきた日本勢が再び存在感を高められそうだ。
3社は17年からキオクシアの四日市工場（三重県四日市市）でナノインプリントの試作装置を稼働させており、このほど実用化に向け技術面でメドをつけた。同社のプロセス技術開発第二部の河野拓也部長は「技術の基本的な課題は解決し、量産を想定した運用の検討に入った」と話す。
半導体の土台であるシリコンウエハーに回路をつくるための露光工程では通常、回路の設計図を形成した原版（マスク）越しに光をウエハーに当てて2次元の回路パターンを転写する。複雑な回路を形成する場合、様々な種類のマスクで何度も転写して徐々に目的の形状にする。
一方、ナノインプリントは3次元のパターンを形成したマスクをウエハー上にある感光材の液体樹脂に押しつけながら光を当てて、パターンを一度で転写する。記憶素子を立体的に積み重ねる複雑な構造をした、データ記憶に使うNANDフラッシュメモリーなどにも対応しやすい。現時点で線幅が15ナノ（ナノは10億分の1）メートル相当に対応するが、3社は今後さらなる微細化も狙う。
半導体の製造装置を手がけるキヤノンはナノインプリントについて、一時的にデータを記録するDRAMや、パソコンのCPU（中央演算処理装置）など演算を手掛けるロジック半導体への展開も想定。幅広く半導体メーカーに働きかける考えだ。将来はスマートフォンのCPUなどに使われる先端半導体への応用も期待する。
一方、キオクシアはナノインプリントを自社のフラッシュメモリーの製造ラインに導入することを目指す。将来、15ナノメートルよりも微細な半導体を新たに手がける際に活用する可能性がある。
キオクシアは自社の製造ラインへの導入を目指す（ナノインプリントの試作装置が稼働する四日市工場） ナノインプリントは海外半導体メーカーも注目するが、装置や材料など幅広い技術が必要なため日本が先行している。実用化されれば、世界で初めてとなるという。
線幅が微細な先端半導体は「極端紫外線（EUV）」と呼ばれる技術を用いた装置を露光工程に使っており、世界でオランダのASMLのみが手がけている。同装置は高額なもので1台200億円程度とされ、専用の検査装置や多くの電力も必要。ナノインプリントを導入すると、高額な装置の一部が不要になり、大規模工場では、設備投資額を数百億円規模で抑えられると期待される。
米インテルは3月、米アリゾナ州で200億ドル（約2兆2000億円）を投じて工場を建設すると発表した。半導体受託生産の世界最大手、台湾積体電路製造（TSMC）も120億ドルで同州に工場を建設する計画だ。半導体大手は兆円単位の巨額な設備投資がネックとなっている。
ナノインプリントはコストがかさむ露光工程の一部を省けるため、EUVに比べて同工程の製造コストを4割、消費電力も9割削減できる。
電気料金が他国より高い日本や、電力不足が深刻な国・地域で導入しやすいうえ、二酸化炭素（CO2）の排出削減を求める半導体メーカーの需要にも応えられる。足元では投資家などからも製造段階のCO2排出量の削減を求める声が高まっている。
20年後半に表面化した世界的な半導体不足は足元でさらに深刻化しており、増産に向けた半導体メーカーの投資意欲が高まっている。現状で供給が不足している半導体の大半はナノインプリントを活用できるため、幅広い半導体の生産で引き合いが期待できる。
本格普及には課題もある。一つが細かいゴミの影響だ。ナノインプリントはマスクをウエハーに直接押しつけるため、ゴミの付着による不良品の発生率が高くなる。製造時のゴミの発生を減らすため、装置・素材メーカーと連携して改良に取り組む必要があるという。
■日本勢、巻き返しの一手に
先端半導体の工場新設には数千億～1兆円規模の投資が必要だ。数百億円の設備投資や製造時のランニングコストを抑えられるナノインプリントが実用化できれば、資金力やコスト競争力で世界大手に劣る日本の半導体産業にとって巻き返しの一手にもなりうる。
半導体の世界市場で日本勢のシェアは1割未満。演算半導体の場合、線幅40ナノメートル未満はTSMCなど海外メーカーに委託している。日本が官民を挙げてTSMCによる熊本県での工場新設を誘致するように、投資余力のあるプレーヤーは一部の企業に限られる。
米国半導体工業会（SIA）がまとめた調査では、メモリー工場を運営するコストは中国や韓国などと、日本や米国の間に2～4割の差があるという。政府からの補助金や優遇政策が潤沢で、電力や人件費も日本などに比べて安価なためだ。ナノインプリントは競争力の底上げに役立つ。
製造装置でも、日本勢は世界シェア約3割を握るが、線幅10ナノメートル以下に使うEUVはASMLが独占する。ナノインプリントはここにも風穴を開ける可能性を秘める。
大日本印刷の担当者は「ようやく技術的なメドがたち、半導体メーカーからの問い合わせが増えている」と話す。なお実用化に向けた課題はあるものの、日本発の製造技術に対する期待は高い。（佐藤雅哉）
▼ナノインプリント 半導体の土台であるシリコンウエハーの表面に感光樹脂を塗布し、凹凸を付けた原版（マスク）を押しつけて電子回路パターンを転写する半導体の製造技術。マスクにお手本となる回路形状を作っておけば、複雑な構造でも一度に形成できる。従来の露光技術よりも省電力で、製造時のランニングコストや設備投資も抑えられる利点がある。 一方、現状の半導体の製造方法と比べて生産性が低下する恐れがある。ウエハーとマスクが直接接触するため、回路に細かいゴミやほこりが入るなど不良品が出やすいといった課題があり、実用化に向けて製造技術や運用面の改良が欠かせない。
